数字SoC后端工程师
工作职责
- 完成SoC顶层或模块门级网表到GDSOUT的数字电路物理实现工作，包括FloorPlan，APR，CTS，STA，PV，ELE等；
- 协同前端人员完成STA、功耗分析、SI/PI分析,并优化时序、功耗、面积；
- 完成物理验证,包括DRC、LVS、ERC、ANT等；
- 完成功耗压降分析，包括static/dynamic ir-drop、sem等；
- 使用c-shell/perl/tcl/python等语言编写程序辅助自动化流程。
任职要求
- 本科及以上学历，电子工程、微电子、集成电路、通信、电磁场与微波等相关专业，3年以上数字后端设计相关经验；
- 熟悉数字后端布局布线、时钟树综合、寄生参数抽取、时序分析、信号完整性分析、功耗压降分析、物理验证等设计流程；
- 熟练运用Synopsys/Cadence/Calibre等后端相关的EDA工具 熟悉芯片低功耗设计流程；
- 熟悉Linux操作系统、熟悉cshell/tcl/perl/Python等编程语言、并能熟练运用以辅助设计开发；
- 具有16nm以下工艺SoC设计经验优先；
- 具有自我驱动力、团队合作精神、良好的沟通表达能力。
Responsibilities
- Complete physical implementation from gate-level netlist to GDSOUT (FloorPlan, APR, CTS, STA, PV, ELE, etc.);
- Collaborate with front-end on STA, power and SI/PI analysis; optimize timing, power and area;
- Complete physical verification including DRC, LVS, ERC, ANT;
- Perform IR-drop analysis (static/dynamic) and related checks;
- Develop automation scripts with c-shell/perl/tcl/python.
Requirements
- Bachelor's degree or above in EE, microelectronics, IC or related majors; 3+ years digital backend experience;
- Familiar with PnR, CTS, extraction, STA, SI, IR-drop and physical verification flows;
- Proficient with Synopsys/Cadence/Calibre EDA tools and low-power design flows;
- Familiar with Linux and scripting languages for automation;
- Experience with SoC design on 16nm and below is preferred;
- Self-driven, collaborative, with good communication skills.
投递邮箱